Skip to content
项目
群组
代码片段
帮助
当前项目
正在载入...
登录 / 注册
切换导航面板
S
sparrowzz
概览
Overview
Details
Activity
Cycle Analytics
版本库
Repository
Files
Commits
Branches
Tags
Contributors
Graph
Compare
Charts
问题
0
Issues
0
列表
Board
标记
里程碑
合并请求
0
Merge Requests
0
CI / CD
CI / CD
流水线
作业
日程表
图表
维基
Wiki
代码片段
Snippets
成员
Collapse sidebar
Close sidebar
活动
图像
聊天
创建新问题
作业
提交
Issue Boards
Open sidebar
sgool
sparrowzz
Commits
1f10d76a
Commit
1f10d76a
authored
Jul 02, 2025
by
dongshufeng
Browse files
Options
Browse Files
Download
Email Patches
Plain Diff
refactor:make jac
parent
abd37ed1
隐藏空白字符变更
内嵌
并排
正在显示
2 个修改的文件
包含
18 行增加
和
7 行删除
+18
-7
rspower/lib/dsbus_dv.txt
+7
-3
rspower/lib/make_jac.txt
+11
-4
没有找到文件。
rspower/lib/dsbus_dv.txt
查看文件 @
1f10d76a
...
...
@@ -94,16 +94,19 @@ fn dSbus_dV(Ybus, V, vcart) {
diagV = diag(V);
diagIbus = diag(Ibus);
// RustScript use ~~ means not
println(vcart);
if ~~vcart {
diagVnorm = diag(V./abs(V));
println("dSbus_dV: vcart is false, using polar coordinates");
println(diagVnorm);
}
if vcart {
dSbus_dV1 = conj(diagIbus) + diagV * conj(Ybus); // dSbus/dVr
dSbus_dV2 = c(0,1) * (conj(diagIbus) - diagV * conj(Ybus)); // dSbus/dVi
} else {
dSbus_dV1 = c(0,1) * diagV * conj(diagIbus - Ybus * diagV); // dSbus/dVa
diagVnorm = diag(V./abs(V));
dSbus_dV1 = c(0,1) * diagV * conj(diagIbus - Ybus * diagV); // dSbus/dVa
dSbus_dV2 = diagV * conj(Ybus * diagVnorm) + conj(diagIbus) * diagVnorm; // dSbus/dVm
}
return
dSbus_dV1
;
return
horzcat(dSbus_dV1, dSbus_dV2)
;
}
\ No newline at end of file
rspower/lib/make_jac.txt
查看文件 @
1f10d76a
...
...
@@ -7,11 +7,17 @@ fn make_jac(baseMVA, bus, branch, gen) {
// make sure we use generator setpoint voltage for PV and slack buses
on = find(slice(gen, [0], [GEN_STATUS-1, GEN_STATUS]) > 0); // which generators are on?
gbus = get_multi(slice(gen, [0], [GEN_BUS-1, GEN_BUS]), on); // what buses are they at?
gbus = get_multi(slice(gen, [0], [GEN_BUS-1, GEN_BUS]), on)
- 1
; // what buses are they at?
bus_type = slice(bus, [0], [BUS_TYPE-1,BUS_TYPE]);
gbus_type = get_multi(bus_type, gbus);
k = find(gbus_type == PV || gbus_type == REF);
r = dSbus_dV(Ybus, V, 0.);
return gbus_type;
index = get_multi(gbus, k);
voltage_g = get_multi(V, index);
on_k = get_multi(on, k);
gen_vg = get_multi(slice(gen, [0], [VG-1,VG]), on_k);
V = set(V, index, gen_vg ./ abs(voltage_g) .* voltage_g);
dsbus_dv = dSbus_dV(Ybus, V, 0.);
j_real = real(dsbus_dv);
j_imag = imag(dsbus_dv);
return vertcat(j_real, j_imag);
}
\ No newline at end of file
编写
预览
Markdown
格式
0%
重试
或
添加新文件
添加附件
取消
您添加了
0
人
到此讨论。请谨慎行事。
请先完成此评论的编辑!
取消
请
注册
或者
登录
后发表评论